## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-159151

(43) Date of publication of application: 09.07.1991

(51)Int.CI.

H01L 21/74

H01L 21/205 H01L 21/22

H01L 21/265 H01L 21/72

(21)Application number: 01-298323

(71)Applicant : SANYO ELECTRIC CO LTD

(22)Date of filing:

16.11.1989

(72)Inventor: MITA KEIJI

TAKADA TADAYOSHI TAKAHASHI TSUYOSHI HAYASAKA KATSUHIRO

### (54) MANUFACTURE OF SEMICONDUCTOR DEVICE

### (57)Abstract:

PURPOSE: To prevent outdiffusion of boron, to prevent development of crystal defects in an epitaxial layer and, thereby, to prevent deterioration in semiconductor device characteristics by providing a peak of boron concentration in a P-type diffusion region in a deeper place than a semiconductor substrate surface before forming the epitaxial layer. CONSTITUTION: When a semiconductor device is manufactured through a process to form a P-type first diffusion region and an N-type second diffusion region with boron as impurity, a process to thermally treat the semiconductor substrate 1, a process to form an N-type epitaxial layer 7 on the semiconductor substrate 1, and a process to form a semiconductor device on the epitaxial layer 7, a peak of a concentration of the boron is made to exist in a place which is deeper than a surface of the semiconductor substrate 1. For example, antimony is diffused inside the semiconductor substrate 1 from a



diffusion source film 4 to form an N+-type diffusion region; then, boron is implanted through a thin silicon oxide film 5 on conditions of about 160keV and an implantation amount of about 2.6 × 1014cm-2, and heat treatment is carried out to form a P+-type diffusion region.

### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

## ⑩ 日本国特許庁(JP)

# @ 公開特許公報(A) 平3-159151

®Int.Cl. 5 H 01 L 21/74 21/205 21/22 21/265 識別配号 庁内整理番号

◎公開 平成3年(1991)7月9日

7638-5F 7739-5F T 7454-5F

7638-5F

7738-5F H 01 L 21/265

F

審査請求 未請求 請求項の数 3 (全5頁)

60発明の名称

半導体装置の製造方法

②特 頭 平1-298323

❷出 願 平1(1989)11月16日

恵 司 793発 明 者  $\equiv$ Ħ 和希 明 考 髙 Œ 忠 1993年,明 者 髙 檻 強 @発 明 者 坂 頭 三洋電機株式会社 る出 人

大阪府守口市京阪本通2丁目18番地 三洋電機株式会社内大阪府守口市京阪本通2丁目18番地 三洋電機株式会社内

大阪府守口市京阪本通2丁目18番地 三洋電機株式会社内

大阪府守口市京阪本通2丁目18番地 三洋電機株式会社内 大阪府守口市京阪本通2丁目18番地

四代 理 人 弁理士 西野 阜嗣

外2名

明 超 畫

1.発明の名称

- 半導体装置の製造方法

- 2.特許請求の範囲
- (1) P型の半導体基板内にポロンを不純物としたP型の第1の拡散領域とN型の第2拡散領域と を形成する工程と、

前記半導体基板を熱処理する工程と、

前記半導体基板上にN型のエピタキシャル層を 形成する工程と、

前記エピタキシャル層に半導体素子を形成する 工程とを備えた半導体装置の製造方法に於いて、

前記エピタキシャル層を形成する前に、前記ポロン護度のピークが前記半導体基板表面よりも深い所にあることを特徴とした半導体装置の製造方法。

(2) 前記第1の拡散領域のポロン濃度のピーク を実質的に400nm近傍以上に設定することを 特徴とした請求項第1項記載の半導体装置の製造 方法。

- (3) 前記第1の拡散領域は分離領域または埋込 層であり、前記第2の拡散領域は埋込層であるこ とを特徴とした崩壊項第1項または第2項記載の 半導体装置の製造方法。
- 3. 発明の詳細な説明
  - (イ) 産業上の利用分野

本発明は半導体装置の製造方法に関し、特にボロンのオートドープを防止する半導体装置の製造方法に関するものである。

(ロ) 従来の技術

一般にポロンのオートドープに関する技術としては、例えば特願昭 8 3 - 9 1 9 7 4 号がある。

この技術はバイポーラトランジスタの製造工程に於いて、N\*型の埋込層の周囲に運低濃度のP\*型の拡散層が発生し、コレクダ抵抗が増大してしまう問題を解決するものである。

この P 型の拡散層の発生原因は、第1として ポロンが何らかの理由により外部から半導体基板 内に侵入する点であり、第2として埋込層の不純 物であるアンチモン等よりもポロンの方が拡散係 数が大きい点であった。

そのために、この技術では、拡散ソース膜に侵入しているポロンを積極的にアウトデフュージョン し、拡散ソース膜中のポロンの低減をはかってこの問題を解決していた。

#### (n) 発明が解決しようとする課題

しかしながら、オートドープするボロンは、拡 放ソース膜中のボロンだけを減少させても、未だ 発生する問題を有していた。

本発明は、このオートドーブのメカニズムを検討し、特にエピタキシャル層形成前のボロンの ドーブ工程に着目した。

具体的には P\*型の分別領域や P\*型の埋込層を ボロンで形成する際、一端ドーブしたボロンが雰 囲気中にアウトデフュージョンし、再度ドープされるために発生するメカニズムに着目した。

更には、拡散ソース膜でボロンをドープすると、半導体基板表面が一番譲渡が高くなるだめ、この表面に結晶次陥が発生しやすい問題も有った。

能であるが、必ず表面から半導体基板内に向うに 従い渡度が低くなり、全体の不純物量が減少して しまう。

そのために本発明はイオン注入法に着目をした。イオン注入法であれば半導体基板内に不純物 決度のピークを設けることができる。しかしイオ ン注入後は必ずアニール工程を必要とするため、 ある程度の深さではアニール工程によって不純物 が拡散し、表面が高濃度になってしまう。

従ってイオン注入法で400mm近傍よりも深くピークがなるように設定し、アニール工程を経ても表面の不純物濃度が低くなるように設定することで、オートドーブの低減を達成できる。

しかも以上の説明からも判る通り、半導体基板 (1)衰面の不純物濃度が低減できるので、結晶欠 陥の発生を防止できる。

## (~) 灾施例

以上に本発明を具体的に説明してゆく。

先 才 第 1 図 A の 如 く、 P 型 の 半 導 体 基 板 (1) を 用 意 す る。 こ の 半 導 体 基 板 (1) は 、 温 度 約 1 0 0

#### (=) 課題を解決するための手段

木苑明は前述の課題に進みて成され、

P型の半導体基板(1)内にボロンを不純物としたP型の第1の拡散領域(6)とN型の第2の拡散領域(3)とを形成する工程と、

前記半導体基板(1)を熱処理する工程と、

前記半率体基板(1)上にN型のエピタキシャル 図(7)を形成する工程と、

前記エピタキシャル暦(7)に半導体素子(g)を形成する工程とを備えた半導体装置の製造方法に於いて、

前記エピタキシャル暦(7)を形成する前に、前記ボロン濃度のピークを半導体基板(1)表面よりも深い所に設けることで解決するものである。

#### (\*) 作用

ボロンのオートドーブは、半導体基板(1)表面のボロン濃度が高ければ高い程発生しやすい。

従って半導体基板(1)表面のポロン濃度を低く する必要がある。前記拡散ソース膜を使って半導 体基板(1)表面のポロン濃度を低下させる事は可

0 °C、スチームの雰囲気内に投入され、裏面にシリコン酸化膜(2)が形成される。そして予定のN°型の埋込暦(3)に対応するシリコン酸化膜(2)をウェットエッチングし、前記半導体基板(1)を露出する。

次に全面に拡散ソース膜(4)を付着し、予定のN°型の埋込層(3)に対応する領域にアンチモンをデポジッションする。その後、温度約1300℃、N₂ガスとO₂ガスの混合した雰囲気中で熱処理し、前記アンチモンを半導体基板(1)内に拡散する。

続いて第1図Bの如く、前記拡散ソース族(4) と前記シリコン酸化膜(2)を除去し、再度シリコン酸化膜(5)を形成し直す。ここでは温度約10 00℃、0.ガス雰囲気中で形成される。

次にホトレジスト膜を全面に付着し、予定のP\*型の分離領域(6)に対応する領域を除去し、ポロンを約160 KeV、注入量約2.6×10 ''cm-''の条件で注入する。

第2図はこの条件によって達成できた不純物プ

### 特開平3-159151 (3)

ロファイルであり、ポロン濃度のピークは約400mm近傍に設けられる。第4図は、従来の不純物プロファイルであり、約40KeV、注入量4.0×10<sup>14cm-1</sup>の条件で本発明よりも没く形成され、約100nm近傍である。

次に温度約1000°C、N.ガス雰囲気中でアニールされる。第3図はこのアニール後の不純物プロファイルであり、ピークが400mm近傍であり、第2図と同様に400mmを填に表面に行くに従いポロンの不純物濃度が低下している。

一方第 5 図は従来の不純物 プロファイルであり、第 4 図で示したプロファイルの半導体基板を 前述と同様な条件でアニール した後のものであ る。 図からも判る通り、不純物濃度のピークは半 導体基板表面あるいは基板表面の近傍に達してい

以上述べた如く、本発明の特徴とする工程は、この後のエピタキシャル層(7)の形成前に、ポロン決度のピークが前記半導体基板表面(1)よりも深い所に設けられるように形成する点である。

一方、第.5 図のプロファイルでは、前記エピタキシャル層表面が若干エッチングされると、濃度のピーグがエピタキシャル層表面に達する恐れがあり、更にアウトデフュージョンする事になる。

更に第1図Dの如く、P\*型の分離領域を形成する工程がある。ここでは上下分離によって達成されているため、下側拡散領域(6)に到達するように上側拡散領域(8)が形成される。

最後に第1図目の如く、前記上下分離領域(6)。(8)によって形成されるアイランド内に半導体素子(g)を形成する工程がある。図ではNPN型のトランジスタで示してあるが、ダイオード、抵抗およびコンデンサ等でも良い。

以上の説明はP\*型の分離領域(6)のアウトデフュージョンについてだけを触れた。しかしアウトデフュージョンする領域としては、他にP\*型の埋込層が考えられる。

これは例えばN型のエピタキシャル暦をベースとした縦型のPNPトランジスタを形成する場合、前記N\*型の埋込暦(3)上に更にP\*型の埋込

第3図と第5図を比較すれば明らかな様に、本 発明はエピタキシャル間(7)を形成する直前に、 半率体基板(1)の表面は低濃度となっており、ボ ロンのアウトデフュージョンを防止することがで きる。

また半導体基板(1)の表面濃度が従来よりも低くなっているため、半導体基板(1)に発生する結晶欠陥を減少させる事ができる。従って後述するエピタキシャル層(7)を形成しても、半導体基板(1)実面の欠陥が少ないため、エピタキシャル層(7)の欠陥発生を防止できる。

鋭いて第1図Cの如く前記半導体基板(1)上にあるホトレジスト膜とシリコン酸化膜(5)を除去し、N型のエピタキシャル層(7)を形成する工程がある。

本工程では前記シリコン酸化膜(5)を除去する 工程に於いて、前記エピタキシャル層(7)も岩干 エッチングされるが、第3図からも判るように不 純物濃度のピークが400nmと深いために、依 然表面濃度は低い状態で保たれる。

暦を形成する必要がある。この P\*型の埋込層を 形成する際も、前述した P\*型の分離領域(6)の形 成条件と同一で形成することによってポロンのア ウトデフュージョンを防止できる。

## (1) 発明の効果

以上の説明から明らかな如く、アニール工器等の熱処理工程を経た後でも、前記半導体基板表面のポロンの濃度は、低いのでポロンのアウトデフュージョンを防止でき、その結果ポロンのオートドープを減らすことができる。その結果エピタキシャル圏内に形成される素子特性の改善ができる。

また半導体基板表面のボロンの濃度が低いので 結晶欠陥の発生を防止でき、またエピタキシャル 層を積層してもこのエピタキシャル層内の結晶欠 陥の発生を防止できる。


従ってオートドープとエピタキシャル層の欠陥 による半導体素子特性の劣化を防止できる。

#### 4 . 図面の簡単な説明

第1図A乃至第1図Eは本発明の半導体装置の

## 持開平3-159151 (4)

製造方法を示す断面図、第2図および第3図は末 発明の半導体装置の不純物プロファイルを示す 図、第4図および第5図は従来の半導体装置の不 純物プロファイルを示す図である。




3:1 埋込开展


1:争遵体基极


6:6 M4915

新 -1 図·D



新I図E





## 特開平3-159151 (6)

